集成電路IC SOC設計工程師培訓班課程大綱 |
課程說明 |
本課程講授基于Synopsys EDA tools構成的ASIC/SOC數字電路開發流程,學員通過運用數字邏輯、硬件描述語言完成一個大規模的專題項目設計,在課程過程中掌握數字集成電路的coding、仿真、綜合、靜態時序分析、f驗證等一系列數字電路前端流程中的設計技巧,終使學員達到能獨立完成大規模電路模塊的前端設計水平。本課程涵蓋數字IC設計領域相關技術的核心內容,注重基礎知識和實用技巧的講解外,還將特別講授國際新的設計理念。本課程為模擬設計高端精華課程,老師將多年實踐經驗手把手教授,讓學員在真實的項目實踐環境中提升技術水平,熟練使用EDA工具,真正掌握IC設計中“漁”的手段.
|
培訓目標 |
幫助學員熟悉并掌握典型數字ASIC/SOC芯片前端開發流程和設計技巧,以及相關設計軟件的使用,課程結束后學員可積累相當于1年左右的實際工作經驗,能夠獨立完成ASIC/SOC中等模塊的設計。 |
免費頒發相關工程師等資格證書 |
☆注重質量
☆邊講邊練
專注高端培訓17年,曙海提供的課程得到本行業的廣泛認可,學員的能力
得到大家的認同,受到用人單位的廣泛贊譽。 |
新優惠 |
◆團體報名優惠措施:兩人95折優惠,三人或三人以上9折優惠 。 |
師資團隊 |
【趙老師】
大規模集成電路設計專家,10多年超大規模電路SOC芯片設計和版圖設計經驗,參與過DSP、GPU、DTV、WIFI、手機芯片、物聯網芯片等芯片的研發。精通CMOS工藝流程、版圖設計和布局布線,精通SOC芯片
設計和版圖設計的各種EDA工具(如:DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura),具有豐富的SOC芯片設計、驗證、DFT、PD、流片經驗。
熟練掌握版圖設計規則并進行驗證及修改;熟練掌握Unix/Linux操作系統;熟悉CMOS設計規則、物理設計以及芯片的生產流程與封裝。
【王老師】
資深IC工程師,十幾年集成電路IC設計經驗,精通chip的規劃、數字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網絡芯片、手機芯片等等。
從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設計,
熟練掌握1.8V,3.3V,5V,18V,25V,40V等各種高低壓混合電路的IC設計。
【張老師】
從事數字集成電路設計10余年,精通CMOS工藝流程、版圖設計和布局布線,精通VERILOG,VHDL語言,
擅長芯片前端設計和復雜項目實施的規劃管理,其領導開發的芯片已成功應用于數個國際知名芯片廠商之產品中。豐富的芯片開發經驗,對于現今主流工藝下的同步數字芯片設計技術和流程有良好把握。長期專注于內存控制器等產品的研發,擁有數顆規模超過百萬門的數字芯片成功流片經驗.
★更多師資力量請見曙海師資團隊。 |
質量保障 |
1、培訓過程中,如有部分內容理解不透或消化不好,可免費在以后培訓班中重聽;
2、培訓結束后免費提供半年的技術支持,充分保證培訓后出效果;
3、培訓合格學員可享受免費推薦就業機會。 |
集成電路IC設計工程師培訓班 |
本課程實戰演練使用Synopsys公司的DC,PT等工具,
和Cadence公司的Encounter,Virtuoso等工具,多工具聯合從頭至尾強化練習整個芯片的生成過程,強調實戰,實戰,還是實戰!
免費、無保留贈送,教學過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法,而且還贈送已經在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具(這套工具非常珍貴,費了老師很多心血才全部安裝好),讓您隨時隨地,打開電腦就能進行芯片的設計和練習!
|
|
第一部分 數字SOC 集成電路Verilog編程及其編程思想 |
1.Verilog語言
2. 數字集成電路IC編程規范
3. 數字SOC 集成電路Verilog編程及其編程思想
4.兩種LCD控制器的Verilog編程要點
5.兩種LCD控制器的Verilog編程過程
6.兩種LCD控制器的Verilog編程技巧
|
|
第二部分 SOC 數字集成電路前端---DC綜合 |
1.綜合的概念
2.綜合庫與工具介紹
3.綜合的過程
4.工作環境的設立
5.Linux 下集成電路涉及的關鍵命令
6.與流片廠工藝庫的結合
7.時鐘約束
8.面積約束
9.輸入輸出驅動約束
10.強化優化
11.相關工藝庫文件
12.快速執行的技巧;
13.腳本的使用;
14.綜合結果的仿真驗證;
15.項目設計實踐;
|
第三部分 數字集成電路仿真驗證--PRIME TIME |
1.環境搭建
2.路徑鏈接
3.DC導出綜合文件
4.文件設定和讀人
5.鏈接路徑
7.單元的綜合檢查
8.模型庫和邏輯的結合
9.時序驗證仿真
10.TCL腳本的使用
|
第四部分 數字集成電路后端設計--ENCOUNTER 布線、布局 、數字版圖 |
1.環境設置
2.和流片廠工藝庫的結合
3.和流片廠時序庫的結合
4.DC工具導出網表和時序文件
5.Floor plan
6.電源規劃
7.Power Ring
8.標準單元
9.布線
10.電源規劃
11.布局、擺放
12.時鐘樹
13.流片文件的生成
14.def的生成
15.Encounter工具流程
16.Encounter工具技巧
17.DRC驗證
18.金屬密度
19.混合信號驗證
20.ac頻率驗證
21.信號完整性
22.Encounter工具練習
23.Encounter工具項目實戰 |
第五部分 數字集成電路后端版圖--Cadence Virtuoso PAD 、封裝數模混合 |
1.環境設置
2.和流片廠工藝庫的結合
3.和流片廠PAD庫的結合
4..和流片廠數字版圖庫的結合
5.encounter導出.def文件
6.庫的設置
7.CELL
8.標準單元
9.Layout
10.焊盤
11.連線
12.數、模混合
13.流片文件的生成
14.數字集成電路設計流程總結
15.Virtuoso工具流程
16.Virtuoso工具技巧
17.項目實戰 |
|
第六部分 ARM 芯片SOC設計項目實戰強化 |
1.架構及設計流程
2.CPU核
3.指令
4.中斷和異常
5.數據緩沖和指令緩沖
6.內部數據ram和指令RAM
7.總線
8.外設
|